칩나온지 일주일만에 드디어 검증을 했다.
우선 IDEC에서 패키지 테스트 장비를 쓸수 없다는게 아쉬웠다.
매그너칩 0.35 공정에 해당하는 패키지 테스트보드는 없다는데... 그럼 공정은 왜진행하는건지... ㅠㅠ
근 일주일 동안 잠도 제대로 못자고 납땜하고 회로보고 디버깅하고 삽질을 다했는데..
크크..
MPW도 너무 촉박하게 진행했더니..그래도 포심도 잘나왔고, LVS DRC도 다 통과해서 잘동작할 줄 알았는데
AHB 인터페이스 로직이 문제다. HREADY 를 netlist 상에서 분석해도 레지스터 출력인데 값이
클록에 동기화 되지 않고 변한다.
이런 황당한....어떤 경우에 이렇게 될 수 있는거지...으... 왜 시뮬레이션결과와 실제칩의 동작이 다른거야
원인은 분석했지만 해결책은 찾지 못했다.
결국 비싼 돌덩이를 구매한셈이 되는군...아..의욕상실...
DMA 성능도 개선해야 하고, 2차버전 MAC도 설계 마무리 해야하는데..2주만에 다할수 있으려나.. 크크..
졸업할수 있을지 모르겠군..
우선 IDEC에서 패키지 테스트 장비를 쓸수 없다는게 아쉬웠다.
매그너칩 0.35 공정에 해당하는 패키지 테스트보드는 없다는데... 그럼 공정은 왜진행하는건지... ㅠㅠ
근 일주일 동안 잠도 제대로 못자고 납땜하고 회로보고 디버깅하고 삽질을 다했는데..
크크..
MPW도 너무 촉박하게 진행했더니..그래도 포심도 잘나왔고, LVS DRC도 다 통과해서 잘동작할 줄 알았는데
AHB 인터페이스 로직이 문제다. HREADY 를 netlist 상에서 분석해도 레지스터 출력인데 값이
클록에 동기화 되지 않고 변한다.
이런 황당한....어떤 경우에 이렇게 될 수 있는거지...으... 왜 시뮬레이션결과와 실제칩의 동작이 다른거야
원인은 분석했지만 해결책은 찾지 못했다.
결국 비싼 돌덩이를 구매한셈이 되는군...아..의욕상실...
DMA 성능도 개선해야 하고, 2차버전 MAC도 설계 마무리 해야하는데..2주만에 다할수 있으려나.. 크크..
졸업할수 있을지 모르겠군..
'설계' 카테고리의 다른 글
| 시뮬레이션 속도를 향상시키는 Verilog 코딩기법 (0) | 2009/02/11 |
|---|---|
| 드디어 칩 테스트 끝...원인은?... (0) | 2008/12/04 |
| 결국 돌덩이네... (0) | 2008/11/18 |
| 드디어 칩이 나왔다. -_-; (0) | 2008/11/12 |
| 802.11 MAC 에서 사용하기 위한 Ceil 함수 구현 (0) | 2008/09/24 |
| 32-bit Float Number 를 unsigned binary 로 표현해주는 프로그램 (0) | 2008/09/24 |
