하드웨어 설계시에 false path 와 multi-cycle path 에 대한 constraint 를 작성하지 않으면
합성 툴은 해당 path 들을 1-clock 안에 timing met 를 하도록 노력하고, 노력이 실패한다면 timing error 를 발생시킨다고 한다.
false path 는 일반적으로 function 이 절대 true 가 될수 없는 path 를 말하고 , 2개의 async 클록 사이의 path 가 여기에 해당한다.
multi-cycle path는 해당 path 가 동작하는데 여러 클록에 걸리는 path를 말한다.
false path 는 잘 이해가 가지 않는다. 절대 true가 될수 없는 path와 async 클록 사이의 path 가 왜 같은 의미인지 아직 이해를 하지 못했다.
constraint 작성에 대한 의미를 분석하면서 조금씩 알아가는것이 많다 ㅡㅡ;;;
그동안 나는 뭐한거니???
'설계' 카테고리의 다른 글
| Identify Sample Buffer Depth 지정법 (0) | 2009/10/05 |
|---|---|
| 리눅스에서 ISE 9.2i 를 실행하기 위한 환경설정 (0) | 2009/09/23 |
| false path 와 multi-cycle path (4) | 2009/09/21 |
| Full CASE 와 Parallel CASE 구문의 비교 (0) | 2009/08/25 |
| 드디어 프로젝트 시작 (1) | 2009/04/27 |
| IEEE 802.11 VHT (0) | 2009/03/24 |
