1. 메모리 맵 구성
- control 레지스터
- state 레지스터
- read 레지스터
- write 레지스터
- 메모리 ( 48bits * 32)
- 메모리 ( 48bits * 32)
- 메모리 (8bits * 2560 )
- 메모리 (8bits * 2560 )
2. 버스 인터페이스 설계
- 103개의 I/O
- 16bit 데이터
- 20bit 어드레스
3. 레지스터 파일 설계
- MAC 의 I/O 에서 메모리 I/O 제외
4. 어드레스 디코더 설계
- 20bit 어드레스를 이용해서 메모리와 레지스터 접근
5. 4가지 시나리오에 대한 테스트 벡터 작성
6. FPGA와 ARM 을 이용한 에뮬레이션
7. 컨퍼런스 논문
8. PHY 와 연동을 위한 Tx 인터페이스 변경
'STUDY > 전공' 카테고리의 다른 글
| 엑스칼리버 검증을 진행하면서 얻은 팁 (0) | 2008/04/15 |
|---|---|
| 짜증나는 엑스칼리버..이거 뭐...어서 이런게 나와서 (0) | 2008/04/01 |
| To Do (0) | 2008/03/11 |
| 올해 논문 및 컨퍼런스 일정 (0) | 2008/02/28 |
| 802.11 SDL 중 몇가지 유의사항 (1) | 2008/01/09 |
| 드디어 소프트웨어 설계 끝났다!! 이제 구조 설계 해야지 (0) | 2007/12/13 |
