몇일동안의 삽질과 디버깅 끝에 이제 겨우 PRE-Simulation 을 완료 했다.
cb35io22d 가 I/O 관련 라이브러리이고
m35sm330s 가 표준셀 라이브러리다.
도큐먼트가 제대로 되어있지 않기에 삽질을 많이 할 수 밖에 없었다. ;ㅇ;
DC 에서 합성한 netlist 를 이용해서 functional 시뮬레이션을 수행하면
MEMORY I/O 타이밍 에러가 발생한다.
nsetlist 파일에다가 메모리 의 we 과 address, data 입력 단에 필요한 구간에 4ns 짜리 버퍼를 삽입했다.
그다음 vela 에서 타이밍 정보를 추출하고 다시 simulation 을 수행하면 정상 동작 한다.
자자 이제 P&R만 잘 하면된다!!
cb35io22d 가 I/O 관련 라이브러리이고
m35sm330s 가 표준셀 라이브러리다.
도큐먼트가 제대로 되어있지 않기에 삽질을 많이 할 수 밖에 없었다. ;ㅇ;
DC 에서 합성한 netlist 를 이용해서 functional 시뮬레이션을 수행하면
MEMORY I/O 타이밍 에러가 발생한다.
nsetlist 파일에다가 메모리 의 we 과 address, data 입력 단에 필요한 구간에 4ns 짜리 버퍼를 삽입했다.
그다음 vela 에서 타이밍 정보를 추출하고 다시 simulation 을 수행하면 정상 동작 한다.
자자 이제 P&R만 잘 하면된다!!
'STUDY > 전공' 카테고리의 다른 글
| 아 겨우겨우 포스트 심까지 완료. (0) | 2008/06/08 |
|---|---|
| 정답이 없네,, (3) | 2008/06/05 |
| MPW pre-sim 완료. (0) | 2008/06/01 |
| 레지스터 reset 신호 줄때 주의점 (0) | 2008/06/01 |
| DC 합성중 하이닉스 라이브러리에서 사용못하는 셀 발견 (0) | 2008/05/29 |
| 8.1i Virtex-4 PAR - "ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock" (2) | 2008/05/29 |
