STUDY/전공2008/04/15 00:49

엑스칼리버 검증을 진행하면서 얻은 팁

1. 디버깅용 PIN 을 넉넉하게 빼놓자.
  - 필요한 출력을 디버깅용 PIN 으로 assign 시켜놓구 Logic Analyzer 로 확인하면 알수 있다.

2. always 구문에서 default 는 가장 마지막에 놓자.
  - 합성툴마다 위치에 따라서 인식 여부가 다르다.

3. Logic Analyzer 를 꼭 함께 사용하자.
  - 물론 여건이 된다면? ㅋ

4. 존내 인력을 키우자.
  - 개노가다 작업이다. 무조건 참는거다.

5. 디버깅을 존내 많이 하자.
   - 그래야데는거다 무조건 그러는거다.
6. 플랫폼은 항상 메뉴얼이 좋은걸 쓰자.
  - 존내 구린 XP8000 , EntryII 이런 메뉴얼 부실한 플랫폼은 스트레스만 늘어간다.

'STUDY > 전공' 카테고리의 다른 글

ISE 의 XST 와 Synplify 성능.  (0) 2008/05/29
폐인모드...  (0) 2008/05/10
엑스칼리버 검증을 진행하면서 얻은 팁  (0) 2008/04/15
짜증나는 엑스칼리버..이거 뭐...어서 이런게 나와서  (0) 2008/04/01
To Do  (0) 2008/03/11
올해 논문 및 컨퍼런스 일정  (0) 2008/02/28
Posted by 영고니짱
TAG 하드웨어 설계
Trackback 0 Comment 0
STUDY/전공2007/07/06 00:20

FPGA 기반의 하드웨어 시스템 개발에 관련된 잡지식?

경고 : 아래의 지식은 논리적인 근거도 없고 100% 사실이라고 장담할 수 없으니 맹신에 대한 책임은 저에게 없습니다. 아래의 잡지식은 직간접적인 경험을 통해서 얻은 지식이므로 논리적인 근거를 찾지 못한것이 많습니다.

1. pin 이 stuck at GND 로 가는 경고가 발생하면 해당 pin 들은 값이 변하지 않는 bit 가 있다는 것이다.
   FPGA 에서 동작할때 노이즈가 타면 그 값이 변할 수 있으므로 가급적이면 설계를 할때에는 valid bit 만으
  로 크기를 제한 해서 위의 경고도 없애고 잘못된 값으로인한 오류도 막자.

2. undifned clock 이라는 경고가 발생하면 clock 전용의 pad 를 사용하지 않은것으로 이것은 FPGA 칩이 clock 전용의 pad를 제공하지 않는것이다. FPGA 를 조은걸 쓰면 된다?

3. output pin 의 capacitance 가 0pF 이다.
  출력 pad 에 capacitor 가 없어서 안정적인 전압을 사용할 수 없다. 이럴경우 노이즈가 탈수 있고 그때에는 값이 제대로 안나올수도 있다. 해결책은 좋은 FPGA 를 사용하면 된다.?

4. FPGA 도 extension 도 결국은 물리적으로 전기신호를 통해서 값이 전달 된다. 따라서 노이즈에 약하다. 특히 이종간의 보드를 연결한 경우 ( ARM + FPGA ) 확장핀을 통해서 반드시 logic analyzer 등을 이용해서 그 값이 제대로 전달되고 있는지를 확인해야 한다. 설계를 정확하게 해도 이런 부분에서 오류가 발생하면 찾기가 쉽지 않다.


오늘 하루종일 이문제로 삽질을 하니까 답답하다... 간접적인 경험을 통해서 해결했지만... 스스로 이런 문제들을 찾아서 해결하려면 얼마나 고수가 되어야 하는거지?

숙련된 엔지니어가 되어야 겠다.....


위 문제들에 대한 제 답이 틀릴 수 있습니다. 정확한 답변을 달아 주시는 분께는 정말 감사하게 생각 하겠습니다.

'STUDY > 전공' 카테고리의 다른 글

inout port 사용법  (1) 2007/11/06
802.11 Wireless LAN  (0) 2007/07/18
FPGA 기반의 하드웨어 시스템 개발에 관련된 잡지식?  (0) 2007/07/06
잠시 외도  (2) 2007/06/27
하드웨어와 소프트웨어 파티셔닝  (1) 2007/04/19
ffmpeg 을 Bluesky2440에 porting 하기  (4) 2007/03/23
Posted by 영고니짱
TAG fpga, QUARTUS, verilog HDL, 하드웨어 설계
Trackback 0 Comment 0