STUDY/전공2008/06/23 14:08

MPW 종료~

드디어 고생의 끝이 보이기 시작했다

가장 큰 고비였던 MPW를 잘 마쳤다. 후후

그지같은 매그나칩 테크때문에 개고생한걸 생각하면 으~~

공정을 0.35로 하지 않았으면 설계한 로직을 FULL 로 넣을 수 있었을 텐데 하는 아쉬움과 미련이 남지만

나중에 또 해보면 되는거니까... 이미 한번 경험 했으니 그걸로 됐다고 위로하고

이제 설계할 2차버전에서는 0.18 공정으로 해보면 되지뭐

그나저나 칩이 나오면 잘 동작 하려나 ㅋ.,ㅋ

뭐 나름대로 참 이쁘게 나온것 같다

LAYOUT


'STUDY > 전공' 카테고리의 다른 글

할당된 메모리 영역의 크기를 동적으로 키우는 방법  (0) 2008/07/22
Emulation Board 와 Logic Tile 파워 세팅 법  (0) 2008/07/16
MPW 종료~  (0) 2008/06/23
포스트 시뮬레이션은 시작일뿐... 아 DRC 미치겠다.  (1) 2008/06/12
아 겨우겨우 포스트 심까지 완료.  (0) 2008/06/08
정답이 없네,,  (3) 2008/06/05
Posted by 영고니짱
TAG asic, layout, MPW, 매그너공정
Trackback 0 Comment 0
STUDY/전공2008/06/12 02:51

포스트 시뮬레이션은 시작일뿐... 아 DRC 미치겠다.

포심까지 이상없으므로 아무런 걱정없이 머지 작업을 하러 갔다.

왠걸...에러 투성이네? -_-

메탈 Slotting 이 제대로 되지 않았다. 최대한 DRC룰 북을 참고해서 한거였는데

설마 그 룰에 있는 수치와 같지 않다고 DRC 에러를 바로 보내주다니..

아스트로는 왜 못잡는거야 ㅠㅠ.

하루종일 삽질하고 파워링 두께를 줄여보고 해봐도 소용없었다.

아..정말 너무 속상하네...파라메터 만 잘 주면될것인데 분명히..

집에와서 다시 해보니까 정확하게 slotting 된다.. 저번에는 뭐가 문제였지?

역시나 파워패드들의 위치가 문제인것 같았다.

확실히 깨달은건.... 파워패드는 가능하면 중앙쪽으로 배치해야한다는것.

메모리랑 파워링 패드 들사이에 전혀 라우팅에 문제가 없도록 배치하는것이 노하우..


그런데..이거 다 고치긴 했는데 다시 또 켈리버에서 에러뿜어내면 아웃인데...ㅠㅠ;; 제발..

'STUDY > 전공' 카테고리의 다른 글

Emulation Board 와 Logic Tile 파워 세팅 법  (0) 2008/07/16
MPW 종료~  (0) 2008/06/23
포스트 시뮬레이션은 시작일뿐... 아 DRC 미치겠다.  (1) 2008/06/12
아 겨우겨우 포스트 심까지 완료.  (0) 2008/06/08
정답이 없네,,  (3) 2008/06/05
MPW pre-sim 완료.  (0) 2008/06/01
Posted by 영고니짱
TAG DRC, MPW, 켈리버 무서워
Trackback 0 Comment 1
STUDY/전공2008/06/08 18:56

아 겨우겨우 포스트 심까지 완료.

종민이형한테 도움을 많이 받아서

겨우 포스트 시뮬레이션 결과까지 맞췄다.

처음 P&R 할때  아스트로가 delay 셀을 buffer 로 자꾸 바꿔서 timing 이 틀어지는 문제를 해결못했는데

astSetDontTouch "dly2d1" <<< 이 옵션을 통해서

내가 설계한 delay 셀을 건들지 못하게 했다. 이 문제로 타이밍 에러가 발생하지 않을까 고민했는데,

동작 클록이 느려서 그랬는지 다행이 에러는 없었다. 휴...

매그너 공정 하면서 느낀거지만, 삼성 공정에 비해서 너무 형편없는 지원에 이가 갈렸다.

나같은 초보는 전혀 배려하지 않는 시스템이라니.. 다음엔 꼭 삼성껄로해야지 -_-;

메모리셀도 PG 포트 배치가 구려서 배치하기 짜증나고 filler 셀도 아스트로 라이브러리에만 주고

데이터 시트에는 있지도 않고..

뭐 암튼 매그너 공정 짜증나게 구리다.


덕분에 얻은건 존내 아스트로 노가다 하는법과, 메모리 배치 20번이 넘는 시도끝에 ASIC 플로우에대한 전체적인

이해를 할 수 있었다는거? ㅎㅎ

아우..아직 로고도 넣어야 하고, 문서도 작성해야하고.. 휴..이제 부터 다시 열심히 달려야지 ;ㅇ;

논문도 쓰고 해외 컨퍼런스도 준비하고 으으으으으으~????? 그래도 몇일은 좀 쉬어야지. 너무달렸어~

삼성 0.18 공정에서 현재 설계 모듈에 로직 몇개 더 추가해서 다시 해보고싶다. ㅡㅡ

'STUDY > 전공' 카테고리의 다른 글

MPW 종료~  (0) 2008/06/23
포스트 시뮬레이션은 시작일뿐... 아 DRC 미치겠다.  (1) 2008/06/12
아 겨우겨우 포스트 심까지 완료.  (0) 2008/06/08
정답이 없네,,  (3) 2008/06/05
MPW pre-sim 완료.  (0) 2008/06/01
레지스터 reset 신호 줄때 주의점  (0) 2008/06/01
Posted by 영고니짱
TAG MPW, 매그너공정
Trackback 0 Comment 0
STUDY/전공2008/06/05 00:44

정답이 없네,,

버퍼 열심히 노가다로 netlist 에 300개씩 넣었더니

아스트로 타이밍 돌리니까 slack 이 - 나온다. 4ns 딜레이 버퍼넣엇는데 7ns 걸리는건 무슨경우?

innterconnect delay 0 로 놓구 했는데 크크...결국 딜레이를 빼고 다시 첨부터 도전...이거 뭔 시간도 부족한데

어ㅉㅓ라는건지..delay 를 추가할때는 fanout 을 고려해야하는데 그런것도 모르고 했더니..fanout 으로 인한

딜레이가 엄청나군...

input delay 와 output delay 는 대략 동작 주파수의 15% 마진으로 설정.

RTL 에서 pad top 을 추가하지말고 합성된 net-list 에 pad top 을 추가하는것이 더 유용하다

특히 PRE-layout simulation 의 경우는 pad 딜레이가 정확하지 않으므로 애초에 pad 딜레이를 제외한

로직의 top 모듈로 테스트를 하고 astro 로 갈때 pad net-list를 가지고 가서 p&r 하는것이 유리.

파워링과 패드 사이의 딜레이는 공정사 에서 제공해준 METAL 레이어의 간격 만큼만 두면되기때문에

가급적 패드와 파워링을 가까이 두고 코어와 파워링 사이도 라우팅 공간을 할당하는것이 유리

파워링의 두께는 코어사이즈의 1%이상으로 설정.


위 모든 테크닉은 말 그대로 꽁수.. 테크닉임..정답이 아님..

진정한 back-end 엔지니어는 엄청 꼼꼼하고 차분한 성격일꺼야...아....힘들어 적성에 안맞나? ㅋ.,ㅋ

'STUDY > 전공' 카테고리의 다른 글

포스트 시뮬레이션은 시작일뿐... 아 DRC 미치겠다.  (1) 2008/06/12
아 겨우겨우 포스트 심까지 완료.  (0) 2008/06/08
정답이 없네,,  (3) 2008/06/05
MPW pre-sim 완료.  (0) 2008/06/01
레지스터 reset 신호 줄때 주의점  (0) 2008/06/01
DC 합성중 하이닉스 라이브러리에서 사용못하는 셀 발견  (0) 2008/05/29
Posted by 영고니짱
TAG asic, back-end, MPW
Trackback 0 Comment 3