Virtex-4 를 타겟으로 합성했다.
ISE7.1 버전에 들어있는 XST를 이용한 결과 8만 게이트로직으로 합성되었고, timing 시뮬이 돌아가지 않았다. ㅋ
ISE8.2 버전으로 업그레이드해서 Syniplify Pro 8.6.2 를 이용해서 합성했는데 700만 게이트가 나왔다 -_-.
timing 시뮬레이션이 아~~ 주 잘 돌아간다.
합성 RTL 이나 gate list 를 보면 같은 로직에 대해서 조금씩 다른 translate를 수행햇다.
XST는 upcounter 를 사용해서 합성하는 반면 Synplify 는 Adder + Register 로 합성해준다.
중요한건 Synplify 로 합성했더니 netlist 생성 경고도 없고 timing 시뮬도 잘데고..
아~~ 너무 툴에 의존적인거 아냐? ㅡ.ㅡ
후...VIP 보드에서 에뮬레이션도 잘됐으면 좋겠다.
이제 MPW 도 몇일 안남았는데 얼릉 시작해야데는데 ㅠㅠ;
메모리 딜레이 어떻게 해결해~~
아~~ 하이닉스 진짜 싫다!!
ISE7.1 버전에 들어있는 XST를 이용한 결과 8만 게이트로직으로 합성되었고, timing 시뮬이 돌아가지 않았다. ㅋ
ISE8.2 버전으로 업그레이드해서 Syniplify Pro 8.6.2 를 이용해서 합성했는데 700만 게이트가 나왔다 -_-.
timing 시뮬레이션이 아~~ 주 잘 돌아간다.
합성 RTL 이나 gate list 를 보면 같은 로직에 대해서 조금씩 다른 translate를 수행햇다.
XST는 upcounter 를 사용해서 합성하는 반면 Synplify 는 Adder + Register 로 합성해준다.
중요한건 Synplify 로 합성했더니 netlist 생성 경고도 없고 timing 시뮬도 잘데고..
아~~ 너무 툴에 의존적인거 아냐? ㅡ.ㅡ
후...VIP 보드에서 에뮬레이션도 잘됐으면 좋겠다.
이제 MPW 도 몇일 안남았는데 얼릉 시작해야데는데 ㅠㅠ;
메모리 딜레이 어떻게 해결해~~
아~~ 하이닉스 진짜 싫다!!
'STUDY > 전공' 카테고리의 다른 글
| DC 합성중 하이닉스 라이브러리에서 사용못하는 셀 발견 (0) | 2008/05/29 |
|---|---|
| 8.1i Virtex-4 PAR - "ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock" (2) | 2008/05/29 |
| ISE 의 XST 와 Synplify 성능. (0) | 2008/05/29 |
| 폐인모드... (0) | 2008/05/10 |
| 엑스칼리버 검증을 진행하면서 얻은 팁 (0) | 2008/04/15 |
| 짜증나는 엑스칼리버..이거 뭐...어서 이런게 나와서 (0) | 2008/04/01 |
